4.0 存储器导航与术语

本章定位：计算机组成原理 · 第 4 章 存储器 | 408 重点：存储层次、SRAM/DRAM、主存扩展、多体交叉、Cache 映射与替换、虚拟存储器

一句话核心：存储器主线是“层次与指标（4.1-4.3）→ 主存芯片与扩展（4.4-4.20）→ Cache（4.21-4.30）→ 虚拟存储器（4.31-4.37）”

一、章节地图

组	小节	核心产出	类型
概述	4.1 存储器概述	存储系统地位、主存/辅存、层次结构	引入
概述	4.2 存储器的分类	介质、存取方式、可改写性、易失性	基础
概述	4.3 存储器的性能指标和存储系统层次结构	容量、存取时间/周期、带宽	计算
主存基础	4.4 主存的结构	MAR/MDR、地址译码、读写流程	基础
主存基础	4.5A 主存的数据存放	字长、编址、大小端、边界对齐	计算
主存基础	4.5B 用于地址译码的译码结构	单译码、双译码	基础
主存基础	4.6 静态随机存储器SRAM——存储元	双稳态、读写、非破坏性	核心
主存基础	4.7 静态随机存储器SRAM——存储元扩展和存储阵列扩展	位扩展、阵列扩展	基础
主存基础	4.8 静态随机存储器SRAM——存储器结构及其芯片实例	芯片引脚、CS/WE、读写	核心
主存基础	4.9 动态随机存储器——存储元及其扩展	1T1C、破坏性读、恢复	核心
主存基础	4.10 动态随机存储器——动态刷新	集中/分散/异步、死区	计算
主存基础	4.11 动态随机存储器——芯片实例及DRAM的发展	地址复用、SDRAM/DDR	基础

组	小节	核心产出	类型
主存基础	4.12 只读存储器ROM	ROM 分类、非易失、BIOS	基础
扩展	4.13 主存的扩展及其与CPU的连接——位扩展	位扩展、芯片数、数据线	计算
扩展	4.14 主存的扩展及其与CPU的连接——字扩展	字扩展、片选、地址范围	计算
扩展	4.15 主存的扩展及其与CPU的连接——字位同时扩展	分组、芯片总数	计算
扩展	4.16 主存的扩展及其与CPU的连接：习题课	真题四道、ROM/RAM 混合	习题
优化	4.17 主存的优化——双端口存储器	双端口、冲突、BUSY	基础
优化	4.18 主存的优化——单体多字存储器	单体多字、双通道	基础
优化	4.19 主存的优化——高位多体交叉存储器	高位模块、容量扩展	基础
优化	4.20 主存的优化——低位多体交叉存储器	低位模块、流水线、总时间	计算
Cache	4.21 Cache——基本概念	局部性、命中率、平均时间	核心
Cache	4.22 Cache——读写流程	读流程、写回/写穿、写分配	核心
Cache	4.23 Cache——地址映射（直接映射）	Tag/Index/Offset、容量	计算
Cache	4.24 Cache——地址映射（直接映射习题课）	地址划分、数组访问	习题
Cache	4.25A Cache——地址映射（全相联映射）	全相联、比较器	计算
Cache	4.25B Cache——地址映射（组相联映射）	组号、n 路、比较器	计算
Cache	4.25C Cache——地址映射（全相联和组相联映射习题课）	三种映射对比	习题

组	小节	核心产出	类型
Cache	4.26 Cache——替换算法	FIFO/LFU/LRU、LRU 位	核心
Cache	4.27 Cache——替换算法（习题课一）	替换过程、命中率	习题
Cache	4.28 Cache——替换算法（习题课二）	组相联替换、LRU 位	习题
Cache	4.29 Cache——写入策略	写回/写穿、写分配	核心
Cache	4.30 Cache——Cache的分类和应用	统一/分离/多级 Cache	基础
虚存	4.31 虚拟存储器——概念和工作原理	虚存动机、MMU、与 Cache 区别	引入
虚存	4.32 虚拟存储器——页式虚拟存储器概述	虚拟页/物理页、请求分页	核心
虚存	4.33 虚拟存储器——地址映射和页表	VPN/PPN/Offset、页表项	计算
虚存	4.34 虚拟存储器——页式虚拟存储器访问流程	页命中/缺页、Cache 组合	核心
虚存	4.35 虚拟存储器——使用快表（TLB）加速地址转化	TLB 地址划分、命中/缺失	计算
虚存	4.36 虚拟存储器——基于TLB、Cache的访问流程	TLB/页/Cache 组合	核心
虚存	4.37 虚拟存储器——习题课	综合大题四问	习题

说明：原 4.5、4.25 存在编号重复，已改为 4.5A/4.5B、4.25A/4.25B/4.25C

二、一条主线

```
存储层次与指标（4.1-4.3）
   ↓ 容量、速度、成本
主存芯片与扩展（4.4-4.20）
   ↓ SRAM/DRAM/ROM → 位/字扩展 → 多体交叉
Cache（4.21-4.30）
   ↓ 映射 → 替换 → 写策略
```

```
虚拟存储器（4.31-4.37）
   ↓ 页表 → TLB → Cache 组合
```

- 主存解决“数据放在哪、怎么读写”
- 扩展解决“芯片不够大、怎么拼”
- Cache 解决“CPU 太快、主存太慢”
- 虚存解决“程序太大、主存不够”

三、核心公式总表

性能指标

- 存储容量 = 存储字长 × 存储单元数
- 带宽 B_m = 数据宽度 /T_m
- 平均访问时间 $t_a = ht_c + (1-h)t_m$
- 访问效率 $e = t_c/t_a$

主存扩展

- 位扩展：芯片数 = 目标字长 / 单片字长
- 字扩展：组数 = 目标字数 / 单片字数
- 字位同时：芯片总数 = 组数 × 每组片数
- 地址位数 = $\log_2$(字数)；数据位数 = 字长

多体交叉

- 低位交叉：模块号 = 地址 mod 模块数
- 流水条件：$T = m\tau$
- 连续 n 次访问总时间：$T_{总} = (m+n-1)\tau$

Cache

- 行数 = Cache 数据容量 / 块大小
- Offset = $\log_2$(块大小)
- 直接：Index = $\log_2$(行数)
- 组相联：组号 = $\log_2$(组数)，组数 = 行数 / 路数
- Tag = 地址位数 − Index/组号 − Offset
- Cache 总容量 = 行数 ×(数据位 + Tag + 有效位 + 脏位)
- LRU 位 = $\log_2$(路数)

虚拟存储器

- 虚拟地址 = VPN | Offset
- 物理地址 = PPN | Offset
- 页大小 = 2^{Offset}
- 页表项数 = 2^{VPN}
- 页表大小 = 页表项数 × 每项字节数

- TLB 命中 → 页一定命中
- 理想情况：页表项在 Cache、数据在 Cache → 2 次 Cache 访问，0 次主存访问

四、易混术语

术语	含义	易混点
SRAM	双稳态触发器，无需刷新	仍易失
DRAM	1T1C，需刷新	读是破坏性的
ROM	正常以读为主	Flash 可写但仍属 ROM 家族
MAR	地址寄存器	位数决定单元数
MDR	数据寄存器	位数 = 存储字长
位扩展	增加字长	字数不变
字扩展	增加字数	字长不变
单体多字	同一地址并行读多个字	提升带宽
多体交叉	低位模块流水线	提升带宽
高位交叉	高位模块	主要扩容量
直接映射	行号 = 块号 mod 行数	1 个比较器
全相联	任意块任意行	无 Index
组相联	组间直接、组内全相联	组号不是行号
写回	只改 Cache，脏位延迟写回	需脏位
写穿	同时写 Cache 和主存	写带宽压力大
写分配	写缺失先调入	常配写回
非写分配	写缺失直接写主存	常配写穿
TLB	页表项的 Cache	不是数据 Cache
页表	VPN → PPN 的映射	在主存
缺页	页不在主存	OS 处理，不是 Cache 缺失

五、跨章接口

- 第 5 章：指令字长与 PC 增量 → 5.1 指令的一般格式与指令字长；寻址方式 → 5.6 寻址方式——操作数寻址
- 第 6 章：数据通路 → 6.5 数据通路；异常与中断（缺页异常）→ 6.22 异常与中断——处理过程

- 第 7 章：总线带宽 → 7.3 总线的概述——性能指标；总线仲裁 → 7.5 总线仲裁
- 第 8 章：DMA 与主存 → 8.12 DMA控制方式
- 操作系统：虚拟存储器管理、页面置换、进程地址空间 → OS 对应章节

六、三遍复习法

1. 第一遍：4.1-4.12，建立“层次—指标—SRAM/DRAM/ROM”框架
2. 第二遍：4.13-4.20，背扩展四步模板与低位交叉流水线公式
3. 第三遍：4.21-4.30，背 Cache 地址划分、替换、写策略
4. 第四遍：4.31-4.37，背 VPN/PPN、页表、TLB、Cache 组合
5. 考前只看：4.0 公式总表 + 4.10 刷新计算 + 4.23/4.25 地址划分 + 4.34/4.36 访问流程